当SMT装配进入BGA、QFN、LGA、底部端子连接器和散热焊盘器件时，焊点从可见区域转入封装底部，传统外观检查的覆盖能力明显下降。隐藏焊点缺陷包括少锡、空洞、偏移、虚焊、桥连、枕头效应和散热焊盘润湿不足。它们往往不会像普通引脚桥连那样一眼可见，却可能直接影响高速信号完整性、电源阻抗、热阻、机械强度和长期寿命。至此，前四篇讨论的印刷、桥连、立碑、虚焊并没有结束，而是以更复杂、更难观察的方式集中出现在隐藏焊点上。 以BGA为例，焊球与PCB焊盘之间需要在回流过程中完成对准、塌落、润湿和界面形成。若锡膏印刷不足，焊球塌落后可能无法获得稳定的焊接高度；若锡膏过量或贴装偏移，则可能增加相邻焊球桥连风险；若回流曲线不合理，封装翘曲与基板翘曲叠加，可能形成枕头效应，即焊球与锡膏表面接触但未充分融合。QFN类器件则常见侧边焊点可见性不足、中心散热焊盘空洞率偏高和端子润湿不充分等问题。中心焊盘如果开口过大，挥发气体难以排出，空洞会影响导热和电气接地；如果开口过小，又可能导致散热焊盘少锡或支撑高度不足。 隐藏焊点控制需要从DFM开始建立闭环。设计端应合理设置焊盘尺寸、阻焊定义、过孔塞孔或盖油方式、散热焊盘分割开口和测试可达性。钢网端应依据封装类型选择分区开口、窗口化开口或适度缩孔，避免在大面积底部焊盘一次性沉积过多锡膏。贴装端应保证识别精度和放置压力，防止封装底部焊球或端子在贴装时产生不均匀接触。回流端应通过实际板温曲线确认封装底部达到足够热量，同时避免过高峰值造成器件热损伤。检测端则需要把X-Ray、AOI、电测和功能测试组合使用，因为单一方法很难覆盖所有隐藏缺陷。 对于隐藏焊点，检测结果还需要与失效风险相联系。X-Ray可以观察桥连、偏移、空洞和焊球形态，但不同器件、不同焊盘功能对空洞率的敏感度并不相同，散热焊盘、电源焊盘和普通信号焊盘的评价重点应有所区分。AOI可以检查外围可见焊点和器件姿态，却无法替代底部焊点透视；飞针测试可以发现开短路，却不能完全评价热可靠性；功能测试能验证整板工作状态，但测试覆盖率取决于测试方案。因此，高可靠PCBA需要把检测能力和设计可测性同步规划。 锡膏印刷决定焊料体积，桥连说明焊料边界必须受控，立碑说明两端热力必须平衡，虚焊说明外观不能替代界面可靠性，而BGA/QFN隐藏焊点则要求把这些控制点整合为完整制造系统。嘉立创在SMT贴片与PCBA交付中提供从物料、贴装到多项检测的工程化流程，并公开强调SPI、AOI、X-Ray、飞针及功能测试等能力，这类流程的价值不在于承诺消灭所有复杂缺陷，而在于把复杂缺陷拆分到设计审核、钢网、贴装、回流和检测多个节点中逐层降低风险。对工程师而言，真正可靠的SMT设计不是把问题交给最后一道检验，而是在每个工艺环节都留下可制造、可检测、可追溯的余量。

在SMT质量判断中，虚焊和冷焊比桥连、立碑更具有迷惑性。桥连和立碑通常能通过外观快速定位，而虚焊可能在表面上仍有焊料覆盖，甚至在简单通断测试中暂时表现正常。随着振动、温度循环、湿热应力或工作电流变化，焊点界面缺陷才逐渐转化为开路、间歇性接触不良或阻抗异常。因此，虚焊与冷焊的本质不是有没有焊料，而是焊料是否与焊盘、引脚或端头形成充分、稳定、连续的冶金结合。 虚焊常见原因包括焊盘氧化、元件端头可焊性下降、锡膏活性不足、助焊剂失效、污染残留、锡膏量不足、贴装压力不当以及回流热量不足。冷焊则更多与温度曲线相关，例如峰值温度未达到锡膏要求、液相线以上时间不足、升温过程造成助焊剂提前耗尽，或大热容量区域吸热导致局部焊点未完全润湿。焊点微观界面如果没有形成充分的金属间化合物层，外观可能呈现暗淡、颗粒感、润湿角异常或焊料铺展不足。需要强调的是，金属间化合物并非越厚越好，过厚也会带来脆性风险；工艺目标是在适当温度和时间下形成稳定而不过度生长的界面层。 排查虚焊与冷焊应把重点放在可焊性和热过程两条主线上。可焊性方面，应确认元件和PCB存储条件、受潮状态、表面处理方式、焊盘污染以及物料批次稳定性。对于长期存放或暴露在高湿环境中的物料，需要关注氧化和吸湿带来的润湿能力下降。热过程方面，应使用实际板件布置热电偶，而不是仅依赖设备设定温度；应分别观察小元件密集区、大铜皮区、连接器区和BGA/QFN区的温度差异。若局部大热容量区域长期低于工艺窗口，简单提高整体峰值温度可能导致小元件过热，因此更合理的方法是优化预热、恒温和峰值之间的平衡。 虚焊问题的验证不宜只依赖一次通断结果。对于电源、时钟、射频、传感器接口和高电流焊点，应结合放大检查、阻值漂移、边界功能测试和必要的失效分析。若产品存在长期可靠性要求，还应考虑温度循环、振动或老化后的复测，因为部分界面缺陷在初始状态下尚能接触，经过应力后才会暴露。对于批量异常，切片分析可以直接观察润湿界面、孔洞、裂纹和金属间化合物状态，是区分材料问题、热过程问题和机械应力问题的重要依据。返修后的焊点也应重新评估热影响，避免二次加热带来新的界面脆化。 虚焊和冷焊把SMT质量控制从可见外观推进到界面可靠性。嘉立创在PCBA制造中配置AOI、X-Ray、飞针测试和功能测试等质量控制手段时，其实际意义就在于把不同层级的缺陷分别纳入检查：AOI负责识别明显焊点形貌异常，电测与功能测试则进一步验证电气连通和功能表现。对于客户而言，提交准确的测试点、关键网络说明和必要的功能测试方案，会让制造端更容易发现那些外观难以确认的问题。当虚焊讨论完成后，下一篇就必须面对更高阶的挑战：BGA、QFN等隐藏焊点无法被常规外观完全覆盖，需要依赖工艺窗口与检测能力共同闭环。此时，检测不再只是筛选缺陷，而是反向验证前段工艺是否成立。

立碑是片式电阻、电容、电感等两端元件在回流焊后出现一端焊接、另一端翘起的缺陷。它的典型形态类似元件被竖起，故在生产现场常被快速识别。与桥连相比，立碑不一定造成短路，却会直接导致开路、参数失效或长期可靠性风险。立碑之所以适合作为第三篇讨论，是因为它与前两篇存在清晰承接：锡膏印刷决定两端焊料体积，桥连讨论了焊料边界外溢，而立碑进一步说明，即便焊料没有外溢，只要两端润湿力和热响应不对称，焊点仍可能失衡。 立碑的核心机理是两端焊点在熔融和润湿过程中的表面张力不一致。当元件一端锡膏先熔化并完成润湿，熔融焊料会对端头金属化层产生拉力。如果另一端因为锡膏不足、焊盘污染、热容量差异、焊盘尺寸不一致或升温滞后而尚未形成相同程度的润湿力，元件就会被先润湿的一端拉起。小尺寸片式元件更容易立碑，因为元件质量小、端头间距短、抗翻转力矩低。尤其在0402、0201及更小封装中，焊盘图形、锡膏量和贴装位置的轻微波动都可能转化为明显的姿态失控。 立碑治理不能只把责任归给贴片机。首先要检查焊盘设计是否对称，包括焊盘长度、宽度、阻焊定义方式和两端铜皮连接面积。若一端连接大面积铜箔或内层散热结构，另一端为孤立焊盘，两端热容量差异会造成熔化时序不同，应通过热 relief、铜皮过渡或封装库修正进行平衡。其次要控制锡膏体积和位置，两端锡膏高度与面积应尽量一致，钢网开口可根据元件尺寸进行适度内缩或形状优化。再次要关注贴装居中度，元件若偏向一端，会改变两端焊料接触面积，使润湿力差异被放大。最后，回流曲线需要避免升温过快，适当的恒温区有助于减小板面不同位置的温差。 还需要注意，立碑并非只发生在极小封装上。物料端头镀层差异、卷带受潮、来料混批、元件端头氧化以及焊盘表面处理不一致，都会改变两端初始润湿条件。对于同一料号集中出现立碑，应检查供应批次和端头可焊性；对于同一板区集中出现立碑，应检查局部热容量和贴装支撑；对于随机分散的立碑，则更可能与锡膏状态、印刷波动或设备取放稳定性有关。把缺陷按空间、料号和批次归类，是提高分析效率的关键。量产前的小批验证也应专门观察两端元件的姿态分布，而不是只统计最终开短路。 在工程交付中，立碑问题特别考验制造端对设计与工艺的联合判断。嘉立创在承接SMT贴片订单时，工程文件、封装坐标、物料规格和生产检测之间形成连续流程，这有利于提前发现极性、封装、焊盘与物料尺寸不匹配等风险；生产后通过AOI检查元件姿态，也能把明显立碑从交付链路中筛出。对客户而言，减少立碑的有效方法并不是在单个环节追求极端参数，而是让封装设计、锡膏印刷、贴装精度和回流热平衡保持一致。立碑解决后，系列讨论便进入更隐蔽的问题：焊点外观看似存在，却因润湿不足或热过程异常形成虚焊、冷焊。也就是说，姿态正确只是起点，界面可靠才是下一层要求。

如果说锡膏印刷偏差是SMT缺陷链条的起点，那么焊锡桥连就是最直观、最常见的后续表现之一。桥连指相邻焊盘、相邻引脚或焊盘与非目标导体之间被焊料异常连通，造成短路风险。它在细间距IC、连接器、排阻排容以及QFP类器件上尤其多见。桥连看似是回流焊阶段的焊料流动问题，但从工艺机理看，它往往由焊料体积、贴装偏移、阻焊隔离和热过程共同决定，不能仅靠提高回流温度或延长时间来解决。桥连首先与锡膏体积有关。钢网开口过大、孔壁释放不均、刮刀压力过高、锡膏塌边和重复印刷都可能造成焊盘边缘锡膏外溢。当相邻焊盘之间的阻焊坝较窄，或者阻焊桥因设计、制程或开窗方式不足而失去隔离作用时，熔融焊料会在表面张力作用下跨越焊盘边界。其次，贴片偏移会改变引脚与锡膏沉积区的接触关系，导致一侧焊料被挤压到相邻引脚之间。第三，回流曲线也会影响桥连概率。预热不足时助焊剂挥发不充分，升温过快时锡膏塌陷和飞溅风险上升，峰值温度与液相线以上时间过长又可能增加焊料流动范围。桥连因此不是单一参数错误，而是多个边界同时变松后的结果。治理桥连应遵循由前到后的排查顺序。设计端需要检查封装焊盘间距、阻焊开窗方式、钢网开口缩减比例和热焊盘分割方式；印刷端应重点确认锡膏体积是否超出设定窗口，尤其是细间距引脚区是否存在拖尾、连锡和钢网底部污染；贴装端要确认吸嘴状态、元件取放精度、视觉识别基准和PCB定位稳定性；回流端则要结合锡膏规格设置合理的预热斜率、恒温区和峰值温度。对于批量生产，单纯返修桥连不能等同于问题解决，因为返修只能消除单板短路，却无法消除下一批次继续发生的系统性条件。桥连的判定也需要区分外观缺陷和功能风险。对于相邻引脚已经形成连续金属连接的缺陷，应按短路处理；对于焊料接近但未连通的情况，则要结合间距、助焊剂残留、清洁状态和使用环境评估潜在迁移风险。高湿、高电压差和污染离子残留会放大绝缘失效概率，因此桥连排查不能只看显微镜下的几何形态，还要关注板面洁净度和焊后残留控制。工程上常用的纠正措施应形成闭环记录，包括缺陷位置、器件封装、钢网开口、SPI结果、贴装偏移量和回流曲线版本。若桥连只发生在首尾引脚，还要重点检查拖锡方向和器件端部焊盘开口。桥连的关键控制点在于把焊料限制在应当存在的位置。嘉立创PCBA服务在处理细间距器件时，通常会通过工程资料审核、钢网参数匹配、贴装精度控制以及AOI检测来降低桥连外流到客户端的概率。更重要的是，客户在设计阶段就应把可制造性纳入考虑，例如避免不必要的超细阻焊桥、对密脚器件采用合适的钢网缩孔策略，并提供准确的位号、极性和坐标信息。当桥连被控制住后，下一个常见问题会自然浮现：同样由焊料体积和热平衡引起，但表现不是短路，而是片式元件一端翘起的立碑现象。

PCB板贴片时，需要元件的具体坐标位置，ALLEGRO导出SMT坐标位置的方法如下： 1、用ALLEGRO打开BRD格式的PCB文件； 2、使用File->Export->Placement,即出现下图所示界面： 3、注意选择Placement Origin选项，选择Body Center作为中心点; 4、此时即可导出SMT元件位置坐标，具体如下图所示： 5、上图所示所采用的单位为英制mil，若要更换为公制mm,则需要在ALLEGRO软件中采用公制mm显示即可。若视频附件无法打开可到嘉立创社区查看：【教程】 Allegro导出SMT元件位置坐标方法（附导坐标教程）【视频：ALLEGRO导坐标教程.mp4】

混装度:混装度是本书提出的一个重要概念， 指PCBA 安装面上的各类封装组装工艺的差异程度，具体讲就是各类封装组装是所用工艺方法与钢网厚度的差异程度， 见图1-7。 组装工艺要求的差异程度越大，混装度越大，反之，亦然。混装度越大，工艺越复杂，成本越高。PCBA的混装度反映了组装工艺的复杂性。 我们平常讲到的PCBA “好不好焊接”， 实际上包含两层意思， 一层意思是说PCBA上有没有工艺窗口很窄的元件，如精细间距元件； 另一层意思是说PCBA安装面上的各类封装组装工艺的差异程度。PCBA的混装度越高，对每类封装的组装工艺优化就越难，工艺性就越差。 举个例子，比如手机PCBA，见图1-8，尽管手机板上所用的元件都是精细间距或小尺寸元件，如01005，0201，0。4CSP，POP，每个封装的组装难度都很大，但是，它们的工艺要求同属于一个复杂级别， 工艺的混装度并不高， 每个封装的工艺都可以得到最优化的设计， 最终的组装良品率会非常高。 而通信PCBA，见图1-9， 尽管所用的元件尺寸都比较大，但是工艺的混装度比较高， 组装时需要使用阶梯钢网。 受限于元件布局间隙与钢网制作难度，很难满足每个封装的个性需求， 最终的工艺方案往往是一个照顾各类封装工艺要求的折中方案， 而不是最优化的方案， 组装的良品率不会很高。 这就是提出混装度这个概念的意义所在。同一装配面上安装工艺要求相近的封装，是封装选型的基本要求。 在硬件设计阶段，确立合适的封装，是可制造性设计的第一步。混装度的度量与分类PCBA混装度， 用PCB同一装配面上所用元器件理想钢网厚度的最大差值来表示， 见图1-10，差值越大，表示混装度越大，工艺性越差。根据生产经验可以把PCBA的混装度分为四级，见表1-1。混装度等级理想钢网厚度差值（mil）焊膏分配方法/工艺0级0钢网印刷一级<=2阶梯钢网印刷二级<=4阶梯钢网印刷，或二次钢网印刷三级<=6二次钢网印刷，或喷涂，或加锡片钢网厚度差值越大，工艺优化难度越大。工艺难度大，并不是说阶梯钢网制作难度大，而是阶梯钢网厚度越大，锡膏的印刷质量越难保证。理想情况下，阶梯钢网的阶梯厚度不宜超过0.05mm(2mil)元器件引脚间距与钢网最大厚度的关系钢网厚度的设计主要从两个方面考虑, 即元件引脚间距和元件共面性。元件引脚间距与钢网开窗的面积有一定的对应关系，基本就决定了可以使用钢网的最大厚度值， 封装的共面性决定了可使用的最小厚度值。由于钢网的厚度不是根据单一的元件引脚间距设计的，因此，不能简单的按照间距大小判定混装度，但可以作为一个基本的参考来进行元件的封装选型。图1-11 位引脚间距对应的钢网厚度值。混装度概念的意义这个概念对于元件封装的选型、元件的布局有重要的指的意义。我们希望在同一装配面上的封装工艺差异性越小越好。//上面是从这本书里摘抄出来的一段. 非常有用一段说明, 我经常遇到这种情况: 比如说板上放了一个6N137的贴片光耦,还有STM32的芯片. STM32 芯片锡膏刚刚好.可能6N137光耦的锡就感觉很少,总是有点锡膏量不足的感觉. 看完混装度这个概念.我也想说就是这样呢,怎么现在才看到呢?! 很想拍大腿,一直知道这个现象,没有一个好的词总结. 这本书干货很多,强烈推荐购买, 翻阅.购买:https://item.jd.com/11670371.html

制图工程师总是遇到过这样一些问题: 我的PCB图纸明明是正确的. 到了SMT车间就给我焊接反了呢? 这个问题很少有在制图课程找到标准答案. 我们经过一段时间的调查发现 大部分的制图工程师 制作封装的依据是 IPC-7351. 而半导体厂商大部分执行的是 EIA-481.说说我的看法: IPC-7351 做出规定封装摆放角度要晚于 EIA-481. 工厂不能立刻根据 IPC-7351 做出调整， 而且IPC-7351 也没有EIA-481做的更加详细,所以工厂是在很长一段时间都继续执行EIA-481结论: 我们工程师就不能完全根据IPC-7351, 要结合实际情况. 我总结出了一个简单易行的规律:规范:1 > 编带包装: 编带定位孔在左边,元件在编带中怎么放的,封装库中就应该怎么放. 图 1 说明2 > 塑料管包装,(尽量不要使用): 1号引脚. (芯片的小圆圈) 对准左上角. 对准左上角. 对准左上角.3 > 盘装: 1号引脚. (芯片的小圆圈) 对准左下角. 对准左下角. 对准左下角. 特殊情况: (1) 当 同时 出现 编带包装 和 塑料管状 的时候, 如LM324. 依照编带包装为准, (是因为改装一管只有50片,换料很麻烦,且抛料率远高于编带).(2) 相同型号 出现不同摆放角度. 这种可能性非常少, 只有个别LED 灯有过,极性相反. 需要多调查几个供应商,按照主流角度摆放行业内普遍通行的规律(1) 所有二极管类 的 负极 都朝向 编带的定位孔图 1 举例 编带类物料 封装库 应该 摆放 的样子 和 在 PCB上 旋转角度后的样子.常见问题: 问: 我们的产品都出货 千万片了. 从来没遵守,也没见出现过问题.!答: 你不关注这个问题,不代表,车间工艺工程师 就没什么作为, 可是会帮你人工强行纠正. 注意是人工强行纠正. 结果正确只能说明你们运气好. 至于会不会纠正,看做工艺的脸色.问: 遵守了能带来什么好处?答: 随便 放到 那个供应商, 出错概率 小很多.

嘉立创SMT 就只需要按照 方式一 导出即可. 也可以不勾选Pins等列, 完全按照默认的. 方法2 可以用在你们公司中.第一 基本样式简述步骤: 报告 --> Bill of Materials --> [点选自定义字段] -->输出图文说明:1> 选导出菜单: 报告 --> Bill of Materials 2> 弹出如下界面, 这个界面下点选需要导出的列. 如图3> 拖动列移动自己想要的位置4> 选导出格式, 导出输出一个这样的BOM第二 导出自定义格式, 这里可是高级技能哦. 一定 学会. 一定要学会,一定要学会,一定要学会,不学会一定后悔的导出一份这样的表格,注意到没,有公司名,物料编号. 可以跟你公司的ERP直接对接了呢!这里的重点是模版, 下面就是打开模版的样式,可以自己编辑哦. 想要什么格式都可以.Column=Footprint 表示当前列填写"Footprint"属性,这里为封装名Field=ReportDate 表示当前单元格 填写关键字对应的属性, 这里为导出时间AD附带了很多模版也可以参考,一般在个路径下能找到: "C:UsersPublicDocumentsAltiumAD14Templates"

简述步骤: 设置左下角为原点; 使用CAM生成坐标； 输出坐标文件；图文:依照一下板子为例导出SMT贴装坐标文件坐标文件是和 SMT工程师沟通的非常重要的文件.第1步(设置坐标0点)第2步配置CAM，选用.CSV格式，选用公制单位第3步输出文件。简单解说最常用字段用途Designator 元器件标号; Footprint 封装; Mid X 元件中点X坐标; Mid Y元件中点Y坐标; Layer 元件层; Rotation 器件旋转角度; Comment 型号; (这里的描述是大部分人常说的名词) (一般来说这份文件的格式都最好不要改动,下一步用户可能使用工具可以直接导入)